-
有一次，客户走进我的办公室并带着处理器电路板，并说它消耗了太多的电力，并耗尽了电池。由于我们自豪地宣称处理器是超低功耗组件，因此举证责任在我们这边。我准备按照惯例一一切断电路板上不同组件的电源，直到找到真正的电路板。那么不久之前我会想到类似的情况。这种情况的“罪魁祸首”是悬挂在电源轨道上并接地。在LED的末端之间，没有限流电阻。 LED的最终故障是由于过流，或者仅仅因为它很无聊。我不完全确定，但这是一个离题。我们暂时不要谈论它。从经验的角度来看，我做的第一件事是检查电路板上闪亮的LED。但不幸的是，这一次没有类似的希望表现出问题。另外，我发现处理器是主板上唯一的组件，没有其他组件可以指责我。消费者投掷到最后的信息之一使我的情绪变得更糟：通过实验室测试，他发现电力消耗和电池寿命达到预期水平，但在系统部署到现场后，电池电量迅速耗尽。这类问题是最难解决的问题，因为这些问题很难再现“发现的第一种情况”。这增加了数字世界中“模拟”的不可预测性和挑战性，数字世界通常只是一个可预测，简单的1和0世界。从最简单的意义上讲，处理器功耗主要有两个方面：内核和I / O。在抑制核心功耗时，我会检查如下内容：PLL配置/频率速度，核心电源轨和核心计算。有几种降低核心功耗的方法，例如：降低核心频率速度，或执行某些指令来迫使核心停止运行或进入睡眠/休眠状态。如果您怀疑I / O会消耗所有功耗，那么我将重点关注I / O电源，I / O开关频率以及它驱动的负载。只有两个方面，我可以探索。因此，这个问题与核心方面无关，所以它必须与I / O相关。此时，客户表示他纯粹使用处理器进行计算，并且I / O活动非常少。实际上，组件上的大多数可用I / O接口都未使用。“等等！一些I / O没有被使用，你的意思是这些I / O引脚”没有使用“，你如何连接它们？”“当然，我没有把它们连接到任何地方！”“就是这个！”这是一个欣喜若狂的时刻，我终于找到了问题。尽管我没有一路呐喊，但花了我一段时间来保持兴奋，然后坐下来向他解释。典型的CMOS数字输入与下图相似：006ednc20180420图1典型的CMOS输入电路（左）和CMOS电平逻辑（右）。当此输入以推荐的高电平（1）或低电平（0）电平驱动时，PMOS和NMOS FET一次导通一次，而不会同时导通。输入驱动电压具有称为“阈值区域”的不确定区域，其中PMOS和NMOS可能同时部分导通，从而在电源轨和地之间形成泄漏路径。当输入处于浮动状态并遇到寄生噪声时，可能会发生这种情况。这解释了客户电路板上的功耗很高以及随机发生高功耗的原因。007ednc20180420图2 PMOS和NMOS都部分导通，从而在电源和地之间形成漏电路径。在某些情况下，这可能会导致诸如“闭锁”等情况，在这种情况下，组件会继续吸收过量电流并最终导致灼伤。可以说，这个问题更容易找到和解决，因为直接的组成部分是“烟雾”，证据是确凿的。客户报告的问题更难以处理，因为当您在实验室的凉爽环境中进行测试时，这不是问题，但是当您将它发送到现场时，会造成很大的麻烦。现在我们知道问题的根源了，很明显，解决方案是将所有未使用的输入驱动为有效逻辑电平（高电平或低电平）。但是，有一些小问题要注意。考虑到几个CMOS输入处理不当的情况，有必要扩大范围，不仅要考虑完全断开/浮动输入，还要考虑似乎连接到适当逻辑电平的输入。如果只通过电阻将引脚连接到电源轨或地，请注意所使用的上拉或下拉电阻的大小。连同引脚的吸入/吸收电流一起，它可能会将引脚的实际电压转换到不合需要的电平。换句话说，有必要
